Meta is hiring ASIC Design Engineers within our Infrastructure organization to build cutting edge ASICs in fields such as machine learning, video transcoding and network acceleration.-Meta recrute des ingénieurs de conception ASIC au sein de notre organisation Infrastructure pour créer des ASIC de pointe dans des domaines tels que l’apprentissage automatique, le transcodage vidéo et l’accélération réseau.

ASIC Engineer, Design | Ingénieur ASIC, conception Responsibilities:

• Architecture exploration | Exploration architecturale

• Micro-architecture development | Développement de micro-architecture

• Soft and hard IP identification, selection and integration. Collaboration with verification and emulation teams in test plan development and debug | Identification, sélection et intégration d’IP souple et dur. Collaboration avec les équipes de vérification et d’émulation dans le développement et le débogage du plan de test

• Collaboration with implementation team to close the design on timing and power | Collaboration avec l’équipe de mise en œuvre pour finaliser la conception en termes de timing et de puissance

Minimum Qualifications:

• Bachelor's degree in Computer Science, Computer Engineering, relevant technical field, or equivalent practical experience | Baccalauréat en informatique, en ingénierie informatique ou dans un domaine technique pertinent, ou expérience pratique équivalente

• 8+ years of experience in micro-architecture and RTL development for complex control and data path IPs OR Experience in SoC Micro-architecture, Design and Integration | Plus de 8 ans d’expérience en microarchitecture et développement RTL pour les IP de contrôle et de chemin de données complexes OU expérience en microarchitecture, conception et intégration SoC

• RTL development using Verilog, System Verilog and HLS | Développement RTL avec Verilog, System Verilog et HLS

Preferred Qualifications:

• Experience in CPU, NOC, Memory and Peripheral Subsystems | Expérience en CPU, NOC, mémoire et sous-systèmes périphériques

• Experience with Synthesis, Timing Closure and Formal Verification Methodology | Expérience en matière de synthèse, de clôture temporelle et de méthodologie de vérification formelle

• Master’s or PhD degree in Electrical Engineering, Computer Science or related areas | Maîtrise ou doctorat en génie électrique, en informatique ou dans des domaines connexes

• Experience in data path development | Expérience dans le développement de chemins de données

About Meta:

Meta builds technologies that help people connect, find communities, and grow businesses. When Facebook launched in 2004, it changed the way people connect. Apps like Messenger, Instagram and WhatsApp further empowered billions around the world. Now, Meta is moving beyond 2D screens toward immersive experiences like augmented and virtual reality to help build the next evolution in social technology. People who choose to build their careers by building with us at Meta help shape a future that will take us beyond what digital connection makes possible today—beyond the constraints of screens, the limits of distance, and even the rules of physics.

CA$148,000/year to CA$198,000/year + bonus + equity + benefits

Individual compensation is determined by skills, qualifications, experience, and location. Compensation details listed in this posting reflect the base hourly rate, monthly rate, or annual salary only, and do not include bonus, equity or sales incentives, if applicable. In addition to base compensation, Meta offers benefits. Learn more about benefits at Meta.